An FPGA-based Accelerator for Rapid Simulation of SC Decoding of Polar CodesReportar como inadecuado




An FPGA-based Accelerator for Rapid Simulation of SC Decoding of Polar Codes - Descarga este documento en PDF. Documentación en PDF para descargar gratis. Disponible también para leer online.

Presented at: 2015 IEEE International Conference on Electronics, Circuits, and Systems, Cairo, Egypt, December 6-9, 2015 Publication date: 2015

Reference EPFL-CONF-214753





Autor: Wüthrich, Johannes Martin; Balatsoukas Stimming, Alexios Konstantinos; Burg, Andreas Peter

Fuente: https://infoscience.epfl.ch/record/214753?ln=en



DESCARGAR PDF




Documentos relacionados