Implementation of a 10.24 gs-s 12-bit optoelectronics analog-to- digital converter based on a polyphase demultiplexing architecture Reportar como inadecuado




Implementation of a 10.24 gs-s 12-bit optoelectronics analog-to- digital converter based on a polyphase demultiplexing architecture - Descarga este documento en PDF. Documentación en PDF para descargar gratis. Disponible también para leer online.

I. O. Hernandez-Fuentes ; R. Villa-Angulo ; S. E. Ahumada-Valdez ; R. A. Ramos-Irigoyen ; E. Donkor ;Journal of Applied Research and Technology 2013, 11 (1)

Autor: C. Villa-Angulo

Fuente: http://www.redalyc.org/


Introducción



Journal of Applied Research and Technology ISSN: 1665-6423 jart@aleph.cinstrum.unam.mx Centro de Ciencias Aplicadas y Desarrollo Tecnológico México Villa-Angulo, C.; Hernandez-Fuentes, I.
O.; Villa-Angulo, R.; Ahumada-Valdez, S.
E.; Ramos-Irigoyen, R.
A.; Donkor, E. Implementation of a 10.24 GS-s 12-bit Optoelectronics Analog-to- Digital Converter Based on a Polyphase Demultiplexing Architecture Journal of Applied Research and Technology, vol.
11, núm.
1, febrero, 2013, pp.
115-123 Centro de Ciencias Aplicadas y Desarrollo Tecnológico Distrito Federal, México Disponible en: http:--www.redalyc.org-articulo.oa?id=47426212010 Cómo citar el artículo Número completo Más información del artículo Página de la revista en redalyc.org Sistema de Información Científica Red de Revistas Científicas de América Latina, el Caribe, España y Portugal Proyecto académico sin fines de lucro, desarrollado bajo la iniciativa de acceso abierto   Implementation of a 10.24 GS-s 12-bit Optoelectronics Analog-toDigital Converter Based on a Polyphase Demultiplexing Architecture C.
Villa-Angulo*1, I.
O.
Hernandez-Fuentes2, R.
Villa-Angulo3, S.
E.
Ahumada-Valdez4, R.
A.
RamosIrigoyen5, E.
Donkor6 1,2,3,4,5 Instituto de Ingeniería Universidad Autónoma de Baja California Mexicali, B.
C., México *villac@uabc.edu.mx 6 Department of Electrical & Computer Engineering University of Connecticut Storrs, CT., USA ABSTRACT In this paper we present the practical implementation of a high-speed polyphase sampling and demultiplexing architecture for optoelectronics analog-to-digital converters (OADCs).
The architecture consists of a one-stage divideby-eight decimator circuit where optically-triggered samplers are cascaded to sample an analog input signal, and demultiplex different phases of the sampled signal to yield low data rate for electronic quantization.
Electrical-in to electrical-out data format is maintained through the sampling, demultiplexing and quantization processes o...





Documentos relacionados