en fr Designing Optimized parallel interleaver architecture for Turbo and LDPC decoders Conception d’architectures d’entrelaceurs parallèles pour les décodeurs de Turbo-Codes et de LDPC Reportar como inadecuado




en fr Designing Optimized parallel interleaver architecture for Turbo and LDPC decoders Conception d’architectures d’entrelaceurs parallèles pour les décodeurs de Turbo-Codes et de LDPC - Descarga este documento en PDF. Documentación en PDF para descargar gratis. Disponible también para leer online.

1 Telecom Bretagne, Lab-STIC, Brest

Abstract : Turbo and LDPC codes are two families of codes that are extensively used in current communication standards due to their excellent error correction capabilities. To achieve high performance, parallel architectures are required. However, these architectures suffer from memory conflict problems. These conflicts increase latency of memory accesses due to the presence of conflict management mechanisms in communication network, and unfortunately decreases system throughput with augmenting system cost.To tackle memory conflict problem, different types of approaches are used in literature. In this thesis, we aim to design optimized parallel architecture. For this purpose, we have presented two different categories of approaches. In first category, we have proposed design time off-chip approaches in which we have proposed two kinds of solution: a first one based on network customization; and a second approach based on in-place memory architecture in order to generate optimized architecture. In the second category, memory mapping algorithms is embedded on-chip in order to execute them at runtime to solve conflict problem. Dedicated architecture is composed of an embedded processor and RAM memory banks to store generated command words. Polynomial time memory mapping approach and routing algorithm based on Benes network is embedded on-chip to solve memory conflict problem. Different experiments have been performed by using memory mapping approaches executed on several embedded processors.

Résumé : Les codes correcteurs d’erreurs sont largement utilisés dans des domaines allant de l’automobile aux communications sans fils. La complexité croissante des algorithmes implémentés et l’augmentation continue des débits applicatifs constituent des contraintes fortes pour la conception d’architectures matérielles. Un tel composant utilise 1 des éléments de calculs, 2 des mémoires et des modules de brassage de données entrelaceur-désentrelaceur TurboCodes, blocs de redondance spatio-temporelle des systèmes OFDM-MIMO…. La complexité et le coût de ces systèmes sont très élevés; les concepteurs doivent pourtant parvenir à minimiser la consommation et la surface total du circuit, tout en garantissant les performances temporelles requises. Dans ce cadre nous nous intéressons à l’optimisation des architectures des modules de brassage de données. Différentes solutions sont proposées dans la littérature, nos travaux se focalisent sur la définition d’approches de placement de données en mémoire permettant d’optimiser le coût matériel de ces architectures. Ainsi, nous présentons deux approches méthodologiques. Premièrement, nous proposons deux solutions de placement mémoire s’appliquant au moment de la conception du système: 1 placement mémoire avec personnalisation de réseau dite Relaxation de réseau; et 2 placement mémoire garantissant un placement des données dit in-place afin de générer architecture optimisée. Deuxièmement, nous présentons une approche se basant sur l’exécution des algorithmes de placement de données directement dans le système via l’intégration d’un composant matériel dédié.

en fr

Keywords : Memory management Computer science Telecommunication Error-correcting codes Information theory

Mots-clés : Architecture matérielle Entrelacement de données Placement mémoire





Autor: Saeed Ur Rehman -

Fuente: https://hal.archives-ouvertes.fr/



DESCARGAR PDF




Documentos relacionados