en fr System-Level Synthesis of Ultra Low-Power Wireless Sensor Network Node Controllers: A Complete Design-Flow Synthèse de haut-niveau de contrôleurs ultra-faible consommation pour des réseaux de capteurs: un flot de conceptReportar como inadecuado




en fr System-Level Synthesis of Ultra Low-Power Wireless Sensor Network Node Controllers: A Complete Design-Flow Synthèse de haut-niveau de contrôleurs ultra-faible consommation pour des réseaux de capteurs: un flot de concept - Descarga este documento en PDF. Documentación en PDF para descargar gratis. Disponible también para leer online.

1 CAIRN - Energy Efficient Computing ArchItectures with Embedded Reconfigurable Resources Inria Rennes – Bretagne Atlantique , IRISA-D3 - ARCHITECTURE

Abstract : Wireless Sensor Networks WSN is a new and challenging research field for embedded system design automation. Engineering a WSN node platform is a tough challenge, as the design must enforce many severe constraints among which energy consumption is often the most critical one due to the small size of a node and its difficult access after deployment. WSN nodes have until now been designed using commercial low-power microcontrollers MCUs. These MCUs are not well-suited for WSN node design as they are based on a general purpose compute engine and consume too much power w.r.t. WSN node-s power budget. In this thesis, we propose a complete system-level designflow for an alternative approach based on the concept of power-gated hardware micro-tasks. In this approach, WSN node architecture is made of several micro-tasks that are activated on an event-driven basis, each of them being dedicated to a specific task of the system such as event-sensing, MAC, routing, etc

These hardware micro-tasks are controlled by a hardware scheduler called the System Monitor that is automatically generated from a system-level description of the WSN node task graph in the form of a textual Domain Specific Language DSL. By combining hardware specialization with power-gating, we can drastically reduce both dynamic and static energy of a WSN node controller. The results show that dynamic power savings by one to two orders of magnitude are possible w.r.t. the software implementations based on MCUs such as the MSP430. Similarly, static power savings of one order of magnitude are also obtained due to the reduction in data memory size and power-gating.

Résumé : La conception d-une plate-forme matérielle pour un noeud de réseaux de capteurs RdC est un véritable défi car elle est soumise à des contraintes sévères. La consommation d-énergie est souvent considérée comme la contrainte la plus forte donnée la petite taille et les besoins d-autonomie d-un noeud. De nos jours, les noeuds s-appuient sur des microcontrôleurs MCUs faible consommation disponibles dans le commerce. Ces MCUs ne sont pas adaptés au contexte de RdC car ils sont basés sur une structure de calcul généraliste et ils consomment trop d-énergie par rapport au budget d-énergie d-un noeud. Dans cette thèse, nous proposons un flot de conception complet, depuis le niveau système, se basant sur le concept de micro-tâches matérielles avec coupure de la tension d-alimentation Power Gating. Dans cette approche, l-architecture d-un noeud est constituée d-un ensemble de micro-tâches matérielles qui sont activées selon un principe événementiel, chacune étant dédiée à une tâche spécifique du système ex. la couche MAC, le routage, etc

Ces micro-tâches sont gérées par un ordonnanceur matériel System Monitor qui est automatiquement généré à partir d-une description système, dans un langage spécifique DSL, du graphe des tâches d-un noeud de RdC. En combinant la spécialisation du matériel et la technique du power gating, nous réduisons considérablement les énergies dynamique et statique d-un noeud de RdC. Les résultats montrent que des gains en énergie dynamique de 1 à 2 ordres de grandeur sont possibles par rapport aux mises en oeuvre à base des MCUs ex. le MSP430. De plus, des gains de 1 ordre de grandeur en énergie statique sont également obtenus grâce à l-utilisation du power gating.

en fr

Keywords : Low-power microarchitecture WSN HLS Retargetable ASIP-compilation

Mots-clés : Systèmes sur puce Compilateurs de silicium Réseaux de capteurs sans fil Circuits intégrés à faible consommation Circuits intégrés à applications spécifiques





Autor: Muhammad Adeel Ahmed Pasha -

Fuente: https://hal.archives-ouvertes.fr/



DESCARGAR PDF




Documentos relacionados