Validación del uso de aritmética distribuida en la implementación de redes neuronales Reportar como inadecuado




Validación del uso de aritmética distribuida en la implementación de redes neuronales - Descarga este documento en PDF. Documentación en PDF para descargar gratis. Disponible también para leer online.

Scientia Et Technica 2007, XIII 34

Autor: Andrés E. Gaona Barrera

Fuente: http://www.redalyc.org/


Introducción



Scientia Et Technica ISSN: 0122-1701 scientia@utp.edu.co Universidad Tecnológica de Pereira Colombia Gaona Barrera, Andrés E. Validación del uso de aritmética distribuida en la implementación de redes neuronales Scientia Et Technica, vol.
XIII, núm.
34, mayo, 2007, pp.
67-72 Universidad Tecnológica de Pereira Pereira, Colombia Disponible en: http:--www.redalyc.org-articulo.oa?id=84934012 Cómo citar el artículo Número completo Más información del artículo Página de la revista en redalyc.org Sistema de Información Científica Red de Revistas Científicas de América Latina, el Caribe, España y Portugal Proyecto académico sin fines de lucro, desarrollado bajo la iniciativa de acceso abierto Scientia et Technica Año XIII, No 34, Mayo de 2007.
Universidad Tecnológica de Pereira.
ISSN 0122-1701 67 VALIDACIÓN DEL USO DE ARITMÉTICA DISTRIBUIDA EN LA IMPLEMENTACIÓN DE REDES NEURONALES RESUMEN En este documento se presentan algunos resultados del uso de aritmética distribuida enfocados hacia implementaciones hardware de redes neuronales, dichos resultados confrontan consideraciones de área vs.
precisión, a tener en cuenta por parte del diseñador antes de llevar la arquitectura de su red neuronal a algún dispositivo (microcontrolador, dispositivos de lógica programable o DSPs).
El algoritmo desarrollado brinda un estimativo de cuánto se penaliza la precisión de la red a nivel hardware a medida que aumenta el número de bits empleados para representar las entradas.
Además posee la ventaja que ejecuta las operaciones de manera digital emulando operaciones reales como se efectuarían en FPGA o CPLD, lo cual posteriormente puede ser utilizado para extraer el código para programar estos dispositivos. ANDRÉS E. GAONA BARRERA Ingeniero Electrónico, M.Sc Profesor Auxiliar Universidad Distrital “Francisco José de Caldas” aegaona@udistrital.edu.co PALABRAS CLAVES: red neuronal, aritmética distribuida, implementación hardware. ABSTRACT I...





Documentos relacionados