Test intégré pour Convertisseurs Analogique-NumériqueReportar como inadecuado




Test intégré pour Convertisseurs Analogique-Numérique - Descarga este documento en PDF. Documentación en PDF para descargar gratis. Disponible también para leer online.

1 SysMIC - Conception et Test de Systèmes MICroélectroniques LIRMM - Laboratoire d-Informatique de Robotique et de Microélectronique de Montpellier

Abstract : The mixed-signal circuits developed for the new multimedia applications include analog blocks and digital blocks. In an industrial context, the Analog-to-Digital Converters ADC are tested with a functional approach histogram, FFT by using expensive external test equipment. An attractive solution to reduce the cost of the test consists in moving some or all the tester functions onto the chip itself. The objective of the work presented in this thesis is the design and the development of architectures for histogram-based ADC Built-In-Self-Test BIST. The straightforward implementation of the histogram test technique requires a significant silicon area overhead. In order to reduce this area, we propose original solutions based on the time decomposition of the histogram-based test. With this approach and simplifications of calculations, we can reduce the required hardware resources memories, calculation. Finally, to make this BIST structure complete, we design an original architecture of ramp and triangular-wave generator. These generators use a corrective scheme to generate an accurate signal which is insensitive to the process variations. Furthermore they exhibit a very low area overhead.

Résumé : Les circuits intégrés mixtes développés pour les nouvelles applications multimédias et télécommunications sont constitués de blocs analogiques et de blocs numériques. Le coût du test de ces circuits mixtes est un facteur critique pour leur prix de revient. En particulier, en production industrielle, les Convertisseurs Analogique-Numérique CAN sont testés en mode fonctionnel histogramme, FFT en utilisant des ressources de test externes extrêmement coûteuses. Dans ce contexte, une solution attractive pour réduire le coût du test consiste à intégrer directement sur la puce tout ou une partie des ressources nécessaires au test.L-objectif des travaux présentés dans cette thèse est donc la conception et le développement de structures d-auto-test intégré BIST permettant le test par histogramme des CAN. L-implantation directe sur silicium de cette technique de test ne serait pas possible car elle nécessiterait un surcoût de silicium important. Pour rendre cette intégration viable nous avons donc été amenés à envisager des solutions originales basées sur la décomposition et l-analyse par histogramme. Cette approche, associée à la mise en place d-un certain nombre de simplifications des calculs d-extraction nous a permis de réduire considérablement les ressources matérielles mémoires, module de calcul à intégrer. Enfin, pour compléter cette structure BIST, nous avons conçu une architecture originale de générateur de rampe et de générateur de signaux triangulaires. Ces générateurs utilisent un système d-auto-calibration qui leur permet de générer un signal précis et insensible aux variations des paramètres technologiques tout en impliquant une surface de silicium minimale.

Mots-clés : Test Intégré Circuits Intégrés Circuits Mixtes Convertisseurs Analogique-Numérique Générateur de Rampe Générateur de Signaux Triangulaires Test Test Intégré.





Autor: Serge Bernard -

Fuente: https://hal.archives-ouvertes.fr/



DESCARGAR PDF




Documentos relacionados