en fr Transistor Level Automatic Generation of Radiation-Hardened Circuits Génération Automatique de circuits durcis aux rayonnements au niveau transistor Reportar como inadecuado




en fr Transistor Level Automatic Generation of Radiation-Hardened Circuits Génération Automatique de circuits durcis aux rayonnements au niveau transistor - Descarga este documento en PDF. Documentación en PDF para descargar gratis. Disponible también para leer online.

1 DELET

Abstract : Deep submicron technologies have increased the challenges in circuit designs due to geometry shrinking, power supply reduction, frequency increasing and high logic density. One of the goals of this thesis is to develop EDA tools able to cope with these DSM challenges. This thesis is divided in two major contributions. The first contribution is related to the development of a new methodology able to generate optimized circuits in respect to timing and power consumption. A new design flow is proposed in which the circuit is optimized at transistor level. The second contribution of this thesis is related with the development of techniques for radiation-hardened circuits. The Code Word State Preserving technique is used to apply timing redundancy into latches and flipflops. Further, a new transistor sizing methodology for Single Event Transient attenuation is proposed. The sizing method is based on an analytic model. The model considers independently pull-up and pull-down blocks.

Résumé : Les technologies submicroniques ont inséré des nouveaux défis dans le projet de circuits intégrés à cause de la réduction des géométries, la réduction de la tension d-alimentation, l-augmentation de la fréquence et la densité élevée de la logique. Cette thèse est divisée dans deux contributions principales. La première contribution est liée à l-élaboration d-une nouvelle méthodologie capable de produire des circuits optimisés en ce qui concerne le retard et la puissance. On propose un nouvel flou de conception dans lequel le circuit est optimisé au niveau transistor. La deuxième contribution de cette thèse est reliée avec le développement des techniques pour les circuits durcis aux rayonnements. La technique Code Word State Preserving CWSP est utilisé pour appliquer la redondance dans les bascules. On propose aussi une nouvelle méthodologie dans lequel la taille de transistor est dimmensioné pour l-atténuation de faute type Single Event Transient. La méthode de sizing est basée sur un modèle analytique.

en fr

Keywords : transistor layout-generation radiation-hardening

Mots-clés : tolérance aux fautes fautes transitoires circuits durcis





Autor: C. Lazzari -

Fuente: https://hal.archives-ouvertes.fr/



DESCARGAR PDF




Documentos relacionados